

1. Cel ćwiczenia

Zapoznanie z wybranymi cyfrowymi układami sekwencyjnymi. Poznanie właściwości, zasad działania i sposobów realizacji przerzutników oraz liczników.


2. Wprowadzenie

W podstawowych układach logicznych, takich jak proste funktory (bramki logiczne) stan wyjścia (lub wyjść) jest zależny tylko od aktualnego stanu logicznego wejść tego układu. Układy takie nazywane są *kombinacyjnymi*. Aby móc realizować działania zależne od stanów historycznych (poprzedzających) układ cyfrowy musi posiadać możliwość przechowywania informacji o stanach logicznych (stany wewnętrzne), można powiedzieć że posiada on pamięć. Układy takie nazywane są *sekwencyjnymi*. Mogą one być zrealizowane jako zestawy odpowiednio połączonych bramek logicznych lub wykonane jako układy scalone. W układach sekwencyjnych wykorzystywane jest zjawisko sprzężenia zwrotnego.

Układy sekwencyjne mogą w różny sposób reagować na zmianę stanu wejść. Jeśli w układzie każda zmiana stanu wejściowego powoduje reakcję układu to taki układ należy do grupy układów *asynchronicznych*. Większość układów sekwencyjnych wykorzystuje dodatkowy sygnał nazywany sygnałem taktującym, zegarowym lub synchronizującym. Sygnał ten określa cykl pracy układu i momenty, w których stany wejść wpływają na stany wewnętrzne i wyjściowe układu. Sygnał taktujący może aktywować odczyt stanów wejściowych przy zboczu narastającym lub opadającym.

3. Przerzutniki

Przerzutnik to cyfrowy układ sekwencyjny, który umożliwia przechowywanie niewielkich ilości danych (szczególnie wtedy gdy wymagany jest ciągły dostęp). Układy te mają ustaloną liczbę wejść, których oznaczenie i liczba zależna jest od typu przerzutnika. Wyjście w przerzutnikach oznaczane jest literą Q , zazwyczaj dostępne jest też zanegowane wyjście oznaczane jako $\bar{Q}$. Jeżeli przerzutnik pracuje jako układ synchroniczny to jest on wyposażony w wejście taktujące (zegarowe) oznaczane jako C , CK lub CLK (w polskiej dokumentacji oznaczane także jako T). Dodatkowo przerzutniki mogą być wyposażone w wejścia programujące/ustawiające, które obsługiwane są asynchronicznie. Wejścia te oznaczane są najczęściej jako R (reset/clear) i S (set/preset). Na rysunku 1 przedstawiono standardowy symbol przerzutnika z oznaczonymi złączami wejściowymi i wyjściowymi układu.



Rys.1 Standardowy symbol i oznaczenia wejść i wyjść przerzutnika

Przerzutnik może posiadać jednocześnie wejścia statyczne (np. wejścia danych) i dynamiczne (np. taktujące), które są oznaczane trójkątem. Jeśli wejście ma aktywny stan niski (negacja wejścia) to jest ono oznaczane okręgiem, takie oznaczenie zaprezentowano przy wejściu A na rysunku 1. Sygnał taktujący może wyzwać układ przy zboczu narastającym i jest to oznaczone samym trójkątem przy wejściu taktującym (tak jak na rysunku 1 przy wejściu T) lub odczyt danych wejściowych może mieć miejsce przy zboczu opadającym sygnału taktującego i jest to oznaczane dodatkowym okręgiem przy trójkącie.


4. Rodzaje przerzutników

Zasadę działania przerzutnika można opisać za pomocą tablicy prawdy, tablicy przejść, tablicy wzbudzeń lub wykresu czasowego. Metody te są równoważne i na podstawie jednej z nich można odtworzyć pozostałe. W trakcie realizacji tego ćwiczenia dla uproszczenia interpretacji działania układów będziemy posługiwać się przede wszystkim tablicami prawdy i wykresami czasowymi.

Tablica prawdy, zwana także tablicą wartości funkcji lub tablicą stanów, określa stany na wejściach informacyjnych (danych) przed wyzwoleniem układu (jeśli układ jest synchroniczny, to jest on wyzwalany sygnałem taktującym) i stany wyjść po wyzwoleniu układu. Ten sposób jest powszechnie stosowany przy ilustracji zasady działania podstawowych bramek logicznych.

a) przerzutnik RS

Najprostszy przerzutnik asynchroniczny można zrealizować korzystając z dwóch dwuwejściowych bramek NOR lub NAND. Dzięki wykorzystaniu sprzężenia zwrotnego możliwe jest zapamiętanie stanów wyjściowych. Układ ten posiada dwa wejścia *programujące*: zerujące R (reset) i ustawiające S (set) oraz dwa dopełniające się wyjścia Q oraz $\bar{Q}$ (w tabeli prawdy oznaczone jako $!Q$). Na rysunku 2 przedstawiono przerzutnik RS zbudowany z bramek NOR, jego symbol graficzny, tablicę prawdy i wykres czasowy.




Rys.2 Przerzutnik RS: a) realizacja z bramek NOR,
b) symbol graficzny, c) tablica prawdy, d) wykres czasowy

Zgodnie z przedstawioną tablicą prawdy stan 1 na wejściu S powoduje ustawienie na wyjściu Q stanu 1 . Ustawienie wyjścia Q w stan 0 następuje po wprowadzeniu wejścia R w stan 1 . Jeżeli oba wejścia mają stan 0 to stan wyjść nie zmienia się, czyli poprzedni stan wyjść jest utrzymany (oznaczono to na rysunku 2 jako „bez zmian” lub „bz”). W takiej sytuacji przerzutnik realizuje funkcję pamiętania.

Przedstawiony przerzutnik posiada jednak istotną wadę. Podanie logicznego stanu 1 na dowolne wejście bramki NOR skutkuje stanem logicznym 0 na wyjściu bramki. Z tego powodu w przypadku gdy oba wejścia R i S jednocześnie będą ustawione na stan 1 , wyjścia Q oraz $\bar{Q}$ będą miały taki sam stan równy 0 . Taka sytuacja stoi w sprzeczności z założeniem, że oba wyjścia są względem siebie zanegowane. Stan ten jest nazywany stanem zabronionym i oznaczony jest na wykresie czasowym jako Z .

b) przerzutnik JK

Wada polegająca na występowaniu stanu zabronionego została wyeliminowana w przerzutnikach JK. W tych przerzutnikach możliwe jest jednoczesne wprowadzenie takiego samego stanu na obu wejściach. Jeśli wejścia J i K znajdują się w stanie 0 skutkuje to brakiem zmiany stanu wyjściowego przerzutnika, czyli tak samo jak w przypadku przerzutnika RS następuje podtrzymanie poprzedniego stanu wyjściowego. Wprowadzenie stanów 1 na oba wejścia powoduje zanegowanie stanów wyjściowych. Przerzutniki JK udostępnione na stanowisku laboratoryjnym należą do grupy układów synchronicznych (wykorzystywana jest linia taktująca/zegarowa) i są wyzwalamy zboczem opadającym sygnału taktującego. Wszelkie zmiany stanów wejść nie mają wpływu na stany wewnętrzne i wyjściowe przerzutnika poza momentem wyzwolenia. Na rysunku 3 przedstawiono symbol graficzny przerzutnika JK, tablicę prawdy i wykres czasowy.




Rys.3 Przerzutnik JK: a) symbol graficzny, b) tablica prawdy, c) wykres czasowy

Przedstawiony symbol graficzny przerzutnika JK zawiera także dodatkowe wejścia asynchroniczne R i S , które działają z wyższym priorytetem i nie są zależne od wyzwoleń pracy przerzutnika wynikających ze zmiany stanu sygnału taktującego. Wejścia te pełnią taką samą funkcję jak w przypadku przerzutnika RS, czyli powodują wymuszenie stanu wyjścia i nie

powinny być aktywowane jednocześnie. Należy zwrócić uwagę na to, że w przedstawionym na rysunku 3 symbolu wejścia te są zanegowane czyli są one aktywowane stanem 0. Na stanowisku laboratoryjnym dostępna jest podwójna scalona realizacja przerzutnika JK w postaci układu oznaczonego 7476.

c) przerzutnik D

Innym sposobem wyeliminowania stanu zabronionego występującego w przerzutnikach RS jest połączenie wejść R i S takiego przerzutnika przy użyciu negatora w taki sposób aby spełniona była zależność $S = \bar{R}$. Taki układ posiada wtedy jedno zewnętrzne wejście informacyjne i nazywany jest on przerzutnikiem typu D. Przerzutniki tego typu mogą być aktywowane dodatkowym sygnałem zatrzymującym (latch) i są wtedy aktywne tylko przy wybranym stanie tego sygnału. Najczęściej są one realizowane jednak jako układy synchroniczne, które wykorzystują sygnał taktujący i wyzwolenie układu następuje po wystąpieniu określonego zbocza sygnału taktującego. Dostępne na stanowisku przerzutniki D wyzwalamy się zboczem narastającym (wejście sygnału taktującego jest oznaczone trójkątem bez dodatkowego okręgu jak to ma miejsce w przypadku dostępnego przerzutnika JK). Na rysunku 4 przedstawiono symbol graficzny przerzutnika D, tablicę prawdy i wykres czasowy.




Rys.4 Przerzutnik D: a) symbol graficzny, b) tablica prawdy, c) wykres czasowy

Na stanowisku laboratoryjnym dostępna jest scalona realizacja przerzutnika D w postaci układu oznaczonego 7474. Tak jak poprzednio omawiane przerzutniki układ jest wyposażony w dodatkowe wejścia R i S.

5. Liczniki

Licznik to układ sekwencyjny złożony z przerzutników służący do zliczania i zapamiętywania liczby impulsów. Ogólny schemat blokowy przedstawiono na rysunku 5. W trakcie realizacji ćwiczenia wykorzystywane będą liczniki z pojedynczym lub podwójnym wejściem zliczającym oraz równoległym wyjściem binarnym. Liczniki wyposażone są także w dodatkowe wejścia sterujące pracą i stanem układu. Podstawowym wejściem tego typu jest wejście wymuszające stan początkowy – tzw. zerujące (oznaczane często jako CLEAR lub RESET).



Rys.5 Schemat blokowy licznika

W rozważanych w trakcie ćwiczenia przypadkach liczniki do przedstawienia wyniku będą wykorzystywały naturalny kod dwójkowy (binarny) lub kod BCD (Binary Coded Decimal), które należą do systemów pozycyjnych o podstawie systemu 2. W kodach tych liczby określane są bez znaku. Kod BCD jest podzbiorem naturalnego kodu dwójkowego, gdzie na 4 bitach zapisane są wartości reprezentujące pojedynczą cyfrę dziesiętną z zakresu od 0 do 9. Zapisanie liczby dwucyfrowej (10-99) w kodzie BCD wymaga wykorzystania 8-bitów (4 bity/1 tetrada na każdą cyfrę systemu dziesiętnego). Na rysunku 6 przedstawiono wartości 4-bitowego naturalnego kodu dwójkowego i kodu BCD z odpowiadającymi im wartościami w systemie dziesiętnym.

pozycja	3	2	1	0
wartość	2^3	2^2	2^1	2^0
wartość	8	4	2	1
bit	b_3	b_2	b_1	b_0


System dziesiętny	Naturalny kod dwójkowy				Kod BCD			
	b_3	b_2	b_1	b_0	b_3	b_2	b_1	b_0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	0
3	0	0	1	1	0	0	1	1
4	0	1	0	0	0	1	0	0
5	0	1	0	1	0	1	0	1
6	0	1	1	0	0	1	1	0
7	0	1	1	1	0	1	1	1
8	1	0	0	0	1	0	0	0
9	1	0	0	1	1	0	0	1
10	1	0	1	0				
11	1	0	1	1				
12	1	1	0	0				
13	1	1	0	1				
14	1	1	1	0				
15	1	1	1	1				

Rys.6 Naturalny kod dwójkowy oraz kod BCD

Liczniki mogą być zrealizowane w formie asynchronicznej (o prostszej budowie) i synchronicznej (o szybszym działaniu).


a) liczniki asynchroniczne

Podstawową częścią składową (komórką) liczników asynchronicznych jest tzw. „dwójka licząca”, która może być zrealizowana np. poprzez wykorzystanie przerzutnika JK lub D. Układ taki zmienia swój stan na przeciwny po każdym zliczonym impulsie, czyli dzieli częstotliwość sygnału dostarczonego do wejścia zliczającego przez 2. Przykładowe realizację „dwójki liczącej” zrealizowanej na przerzutniku typu D lub JK przedstawiono na rysunku 7. Aby zrealizować licznik należy te układy połączyć kaskadowo (łącząc wyjście układu z wejściem kolejnego układu).



Rys. 7 Przykładowe realizacje „dwójek liczących” z wykorzystaniem przerzutnika D lub JK

Licznik asynchroniczny na stanowisku laboratoryjnym można zrealizować łącząc przerzutniki D lub JK jak również korzystając ze zintegrowanego układu licznika (układ 7493). Wewnętrzny schemat połączeń tego licznika przedstawiono na rysunku 8. Układ zawiera 4 przerzutniki JK, których wejścia J i K są wewnętrznie ustawione w stan 1.




Rys. 8 Wewnętrzny schemat połączeń układu 7493 (licznik dwójkowy)

Układ ten umożliwia realizację 4-bitowego licznika asynchronicznego wskazującego wynik w naturalnym kodzie binarnym. Licznik wewnętrznie składa się z dwóch modułów liczących odpowiednio do 2 (wejście A) i do 8 (wejście B). Wyniki z modułu liczącego do 2 przekazywany jest na wyjście QA, wyniki drugiego modułu dostępne są na wyjściach QB, QC, QD. Aby zrealizować licznik 4-bitowy należy wyjście QA (b_0) połączyć z wejściem B, wtedy wyjścia QB, QC, QD spełniają funkcję wyjść bitowych o pozycjach odpowiednio b_1 , b_2 , b_3 . Zerowanie licznika odbywa się przez ustawienie na obu wejściach R01 i R02 stanu 1.

b) liczniki synchroniczne

Liczniki, w których zliczane impulsy dostarczane są równolegle na wejścia taktujące wewnętrznych przerzutników nazywane są licznikami synchronicznymi. Ich wewnętrzna budowa jest bardziej złożona od liczników asynchronicznych i umożliwiają one prace przy większych częstotliwościach sygnału wejściowego. Liczniki te nie generują tymczasowych błędnych wyników spowodowanych opóźnieniami czasowymi pomiędzy przerzutnikami dzięki jednoczesnemu dostarczaniu sygnału taktującego do przerzutników.

Jako przykład licznika synchronicznego w ćwiczeniu wykorzystany będzie licznik 74192. Układ ten zawiera 4-bitowy licznik rewersyjny, czyli licznik umożliwiający zliczanie w obu kierunkach („w górę” i „w dół”). Poza 4 przerzutnikami zawiera ponad 20 funkatorów logicznych o różnej liczbie wejść, z tego względu omówiona będzie jedynie struktura zewnętrzna licznika. Na rysunku 9 przedstawiono wyprowadzenia licznika umieszczonego w obudowie DIL (dual in line).



Rys. 9 Licznik rewersyjny 74192 w obudowie DIL

Licznik 74192 wyposażony jest w dwa niezależne wejścia zliczające (UP i DOWN czyli odpowiednio „w górę” i „w dół”). Jest to układ liczący w kodzie BCD, oznacza to że licznik realizuje funkcję modulo 10 i wynik wskazywany jest binarnie na 4-bitach. Zwiększenie stanu licznika o 1 w momencie gdy wartość zliczona wynosi 9 (1001) spowoduje powrót licznika do wartości 0. Licznik posiada także dodatkową funkcję umożliwiającą załadowanie 4-bitowego stanu początkowego. W momencie zmiany stanu wejścia LOAD z wartości 1 na 0 do licznika wczytywana jest wartość bitów na wejściach A-D. Układ sygnalizuje też wystąpienie pożyczki (zmniejszenie wartości licznika i przejście z 0 do 9) oraz przeniesienia (zmniejszenie wartości licznika i przejście z 9 do 0). Wejście CLEAR umożliwia wyzerowanie zawartości licznika.

6. Zadania do wykonania

- Korzystając z bramek NOR (układ 7402) zrealizować przerzutnik RS. Sprawdzić czy funkcjonuje on zgodnie z tabelą prawdy i wykresem czasowym przestawionym we wprowadzeniu.
- Uruchomić moduł przerzutnika JK (układ 7476). Sprawdzić czy funkcjonuje on zgodnie z tabelą prawdy i wykresem czasowym przestawionym w opisie ćwiczenia.
- Przedstawić prowadzącemu propozycję zastępczej realizacji przerzutnika typu D korzystając z przerzutnika JK (układ 7476) i funktorów logicznych dostępnych na stanowisku. Po zatwierdzeniu przez prowadzącego zrealizować układ i sprawdzić czy funkcjonuje on zgodnie z tabelą prawdy przerzutnika D. *Schemat połączeń zanotować w protokole i umieścić w sprawozdaniu.*
- Przedstawić prowadzącemu propozycję realizacji 2 bitowego licznika asynchronicznego korzystając z 2 przerzutników D (układ 7474) lub 2 przerzutników JK (układ 7476). Po zatwierdzeniu sprawdzić poprawność działania (jako sygnał wejściowy można wykorzystać przyciski z modułu SWITCH lub PULSE). *Schemat połączeń oraz wykres czasowy zanotować w protokole i umieścić w sprawozdaniu. Wykres czasowy ma zawierać (zachować podaną kolejność): WE sygnał wejściowy, WY0 sygnał wyjściowy po pierwszym stopniu (dwójce liczącej), WY1 sygnał wyjściowy po drugim stopniu oraz obserwowane stany licznika N zapisane w systemie dziesiętnym. Obserwacje rozpocząć od WY0 = WY1 = N = 0. Skorzystać z załączonego wzoru ilustracji (zwrócić uwagę na rodzaj zbocza wyzwalającego).*

WE	0	1	0	1	0	1
WY0	0	?	?	?	?	?
WY1	0	?	?	?	?	?
N	0	?	?	?	?	?

*e) Korzystając z licznika zrealizowanego w podpunkcie d) do wejścia podłączyć generator (można skorzystać z generatorów znajdujących się w module CLOCK zestawu UNILOG, ustawić częstotliwość zadaną przez prowadzącego). Za pomocą częstościomierza lub oscyloskopu zmierzyć częstotliwość sygnału wejściowego WE oraz wyjść WY0 i WY1. *Zanotować wyniki, porównać uzyskane częstotliwości i zapisać wnioski.*

f) Korzystając z układu 7493 zrealizować 4-bitowy asynchroniczny licznik binarny. Sprawdzić poprawność pracy układu. *Zanotować stany wyjściowe*, przedstawić je w sprawozdaniu w postaci wykresu czasowego. [Uwagi: wejścia R₀₁ i R₀₂ podłączyć do 0V]

g) Uruchomić moduł 4-bitowego rewersyjnego licznika (74192). Wprowadzić zadaną przez prowadzącego wartość początkową (wejścia A-D, LOAD – sugerowana inna wartość początkowa dla każdej grupy studenckiej). Zrealizować zadaną przez prowadzącego ilość wyzwoleń na wejściu UP i DOWN (przyciskami SWITCH lub PULSE), *zanotować stany wyjściowe* linii UP, DOWN, QA, QB, QC, QD, N (wartość dziesiętna licznika). W sprawozdaniu przedstawić wyniki jako wykres czasowy. [Uwagi: CLEAR podłączyć do 0V]

*h) Do modułu licznika 74192 podłączyć generator. Ustawić częstotliwość ok. 1 Hz. Wyjście licznika podłączyć do modułu DISPLAY zawierającego konwerter kodów i wyświetlacz siedmiosegmentowy. Wykonać obserwacje – można zmieniać częstotliwość sygnału wejściowego oraz kierunek liczenia.

7. Pytania kontrolne

- Wyjaśnić czym różnią się układy kombinacyjne od sekwencyjnych?
- Czym się różni synchroniczne działanie układu cyfrowego od asynchronicznego?
- Narysować symbol graficzny przerzutnika JK, tablicę prawdy oraz wykres czasowy.
- Narysować symbol graficzny przerzutnika D, tablicę prawdy oraz wykres czasowy.
- Dlaczego w przerzutniku RS, który jest zrealizowany na bramkach NOR zabronione jest ustawienie obu wejść na wartość 1?
- Przedstawić propozycję realizacji 2-bitowego licznika asynchronicznego, wykorzystując przerzutniki JK lub D. Oznaczyć wejścia i wyjścia układu.
- Narysować symbole i przedstawić tablice prawdy funktorów AND, OR, NAND i NOR.
- Zapisać w naturalnym systemie dwójkowym kolejne liczby od 0 do 15
- Zapisać liczbę dziesiętną w kodzie BCD (np. 39, 46)

8. Literatura

- [1] J. Kalisz *Podstawy elektroniki cyfrowej*
- [2] A. Skorupski *Podstawy techniki cyfrowej*
- [3] W. Majewski *Układy logiczne*
- [4] W. Krasieński *Instrukcja dydaktyczna modułowego zestawu el. logicznych UNILOG-2*
- [5] Noty katalogowe układów z serii 7474, 7476, 7493, 74192